Счетчики на языке Verilog

preview_player
Показать описание

  1. Дмитрий Гайворонский
Рекомендации по теме
Счетчики на языке 0:09:14

Счетчики на языке Verilog

Счетчики в языке 0:12:08

Счетчики в языке Verilog

Выпуск 2. Пишем 0:10:00

Выпуск 2. Пишем счетчик на Verilog и выводим данные на светодиодную шкалу....

FPGA. Цифровая схемотехника 0:08:20

FPGA. Цифровая схемотехника на языке Verilog HDL

Разработка стека на 0:09:15

Разработка стека на языке Verilog

Сдвиговый регистр в 0:08:15

Сдвиговый регистр в языке Verilog. Модуль антидребезга.

Модули в языке 0:14:38

Модули в языке Verilog

Элемент памяти на 0:10:15

Элемент памяти на языке Verilog

Структурное и поведенческое 0:11:13

Структурное и поведенческое описание в языке Verilog

Массивы модулей на 0:07:31

Массивы модулей на языке Verilog

Verilog. Последовательностная логика. 0:22:03

Verilog. Последовательностная логика.

Соединение элементов на 0:02:05

Соединение элементов на языке Verilog

Verilog#6. Создание D-защёлок 0:11:58

Verilog#6. Создание D-защёлок и D-триггеров с учетом LEs на FPGA

Verilog - Язык 0:50:37

Verilog - Язык Проектирования Схем §9

Verilog - Язык 1:25:35

Verilog - Язык Проектирования Схем §8

Простой тестбенч на 0:08:42

Простой тестбенч на языке Verilog. Запуск симуляции в ModelSim....

ModelSim & Verilog 0:54:52

ModelSim & Verilog - Язык Проектирования Схем §10

Verilog#4. Создание D-защёлки 0:24:47

Verilog#4. Создание D-защёлки и физическая реализация

Verilog курс с 0:12:52

Verilog курс с HDLBits! Создал систему подсчета голосов 'на лету'! 2024 01 27...

Выпуск 3. Боремся 0:15:59

Выпуск 3. Боремся с дребезгом кнопки на Verilog и выводим данные на светодиодную шкалу....

Verilog - Язык 2:35:23

Verilog - Язык Проектирования Схем §6

Verilog - Язык 1:48:40

Verilog - Язык Проектирования Схем §2

ModelSim & Verilog 0:21:21

ModelSim & Verilog - Язык Проектирования Схем §11 Часть 1/5

Делитель частоты в 0:05:54

Делитель частоты в языке Verilog