Verilog#5. Создание D-триггера и физическая реализация

preview_player
Показать описание
Учимся создавать свою первую защелку на Verilog - D-защёлку. Основные теоретические пояснения, в чем разница с D-триггером, физическая реализация на FPGA, проверка через RTL-диаграмму на правильность написания и обязательно проверка через TestBench созданного устройства.

Материалы видео:
  1. NR.electronics
  2. fpga tutorial
  3. fpga programming
  4. fpga
  5. verilog
  6. testbench verilog
Рекомендации по теме
Verilog#5. Создание D-триггера 0:16:27

Verilog#5. Создание D-триггера и физическая реализация

Verilog#4. Создание D-защёлки 0:24:47

Verilog#4. Создание D-защёлки и физическая реализация

Verilog#6. Создание D-защёлок 0:11:58

Verilog#6. Создание D-защёлок и D-триггеров с учетом LEs на FPGA

Синхронные D триггеры 0:11:14

Синхронные D триггеры на языке Verilog

Счетчики на языке 0:09:14

Счетчики на языке Verilog

Элемент памяти на 0:10:15

Элемент памяти на языке Verilog

Дешифраторы и демультиплексоры 0:05:59

Дешифраторы и демультиплексоры на Verilog

Счетчики в языке 0:12:08

Счетчики в языке Verilog

Verilog code for 0:10:09

Verilog code for D flip flop without enable input | VLSI Interview | Digital Electronics | IISc

FPGA. Цифровая схемотехника 0:08:20

FPGA. Цифровая схемотехника на языке Verilog HDL

Первый проект на 0:13:58

Первый проект на языке Verilog. Просмотр результатов компиляции в пакете Quartus Prime...

Цифровая электроника Ответы 1:00:13

Цифровая электроника Ответы на вопросы (часть 1) 14 мая 2021...

Изучаем ПЛИС - 0:06:24

Изучаем ПЛИС - Как получить бесплатную отладку для старта?...

Занятие 5 (2022-23): 0:49:24

Занятие 5 (2022-23): Концепция конечного автомата на ПЛИС.

АПС Л2. Основные 1:45:55

АПС Л2. Основные концепции и инструменты

Цифровые устройства и 1:22:56

Цифровые устройства и программируемые логические интегральные схемы Лекция №7 15 03 2022...

Курс по FPGA 0:21:16

Курс по FPGA # Лекция 2 # Таймер на Verilog

FPGA (ПЛИС) - 0:31:23

FPGA (ПЛИС) - 1000 правил синхронного проектирования

Программирование ПЛИС - 1:54:54

Программирование ПЛИС - Лк 11+12 - 09/10/2021

FPGA начального уровня 0:16:17

FPGA начального уровня :: Часть 6 :: Размещение PUF

FPGA начального уровня 0:06:48

FPGA начального уровня :: часть 2 :: PUF и структура проекта

Использование памяти ПЛИС 0:06:45

Использование памяти ПЛИС для реализации модулей

Радио Гигабит - 0:19:35

Радио Гигабит - 'Разработка высокоскоростного модема на ПЛИС'...

Робота з RS-тригерами 0:41:52

Робота з RS-тригерами у середовищі QUARTUS II ГАЙД

Комментарии
Автор

Что-то я не осознал, разве нельзя без опускания до таких низов и этой иерархичности структуры проекта - просто сделать все в процедурном блоке always буквально в несколько строк?

evgeniyd