Verilog - Язык Проектирования Схем §4

preview_player
Показать описание
Verilog §4
Поведенческое описание:
комбинационные устройства;
регистровые устройства.

Другие видео на тему:
Verilog HDL - язык проектирования схем:
Подключаем к ПЛИС(FPGA):
Quartus Prime:
Цифровая схемотехника:
Рекомендации по теме
Комментарии
Автор

Наконец-то нашел объяснение простым языком с примерами про блокирующее/неблок присвоение!
Спасибо вам большое за проделанную работу.
Желаю терпения и упорства в этом нелегком деле!

raidenbuka
Автор

Дружище привет)) Спасибо за уроки) У меня вчера ютюб отказывался показывать много роликов, просто пустые белые квадраты, походу началось, будем надеяться твой канал не затронут, мы с тобой)

hekto_pyc
Автор

Спасибо! Не планируете в этом курсе или в отдельных роликах затронуть тему реализации на ПЛИС распространенных интерфейсов: SPI, I2C, 1-wire? Поработать, например, с внешней EEPROM, термометром типа DS18B20? UART был хорошей темой для завершения курса по цифровой схемотехнике: в меру сложная задача, имеющая практическую ценность.

ДмитрийМачнев-жю
Автор

Получается, кто-то пишет потоковым способом, кто то поведенчески?

artemshimko
Автор

Добрый день. Почему этот ролик в таком плохом разрешении?

mykhailoshulika