FPGA начального уровня :: Часть 3.3 :: Разработка PUF на HDL

preview_player
Показать описание
В этом видео мы продолжаем разрабатывать HDL код для физически неклонируемой функции Arbiter PUF.
Сегодня мы спроектируем D-триггер и разработаем проект верхнего уровня для Arbiter PUF.
Несмотря на то, что это видео является заключительным видео третьей части, не стоит расслабляться, поскольку это всего лишь не более 20 процентов от всего проекта. Нам ещё многое предстоит сделать и многому научиться.

КТЦ «ИНЛАЙН ГРУП» | Дистрибьютор XILINX INC.

Сертифицированный тренинг центр Xilinx

Ссылки на документацию:
UG901: Vivado Design Suite User Guide. Synthesis.

UG474: 7 Series FPGAs Configurable Logic Block

UG953: Vivado Design Suite 7 Series FPGA and Zynq-7000 SoC Libraries Guide

#FPGA_Systems #FPGA_tutorial #ПЛИС_уроки #ПЛИС_для_начинающих #Xilinx #Vivado
  1. FPGA Systems
  2. fpga
  3. puf
  4. Vivado
  5. Xilinx
  6. физически неклонируемая функция
Рекомендации по теме
FPGA начального уровня 0:05:04

FPGA начального уровня :: часть 1 :: Обзор

FPGA начального уровня 0:14:58

FPGA начального уровня :: Часть 7 :: Подготовка к отладке

FPGA начального уровня 0:32:49

FPGA начального уровня :: Часть 3.2 :: Разработка PUF на HDL

FPGA начального уровня 0:10:19

FPGA начального уровня :: Часть 3.1 :: Разработка PUF на HDL

FPGA начального уровня 0:34:06

FPGA начального уровня :: Часть 8.1 :: С код для MicroBlaze

FPGA начального уровня 0:21:23

FPGA начального уровня :: Часть 5.2 :: Основы Tcl

FPGA начального уровня 0:16:17

FPGA начального уровня :: Часть 6 :: Размещение PUF

FPGA начального уровня 0:06:48

FPGA начального уровня :: часть 2 :: PUF и структура проекта

FPGA начального уровня 0:35:51

FPGA начального уровня :: Часть 4 :: Сборка процессорной системы на MicroBlaze...

FPGA начального уровня 0:40:03

FPGA начального уровня :: Часть 3.3 :: Разработка PUF на HDL

FPGA начального уровня 0:16:25

FPGA начального уровня :: Часть 5.1 :: Подключение портов и размещение проекта на кристалле...

FPGA начального уровня 0:23:34

FPGA начального уровня :: Часть 8.2 :: Отладка и запуск PUF

FPGA Twitch 04 0:54:04

FPGA Twitch 04 - Vivado HLS - С-тестбенчи и Назначение интерфейсов (часть 1 из 2)...

FPGA Twitch 04 1:20:30

FPGA Twitch 04 - Vivado HLS - С-тестбенчи и Назначение интерфейсов (часть 2 из 2)...

FPGA (ПЛИС) - 0:31:23

FPGA (ПЛИС) - 1000 правил синхронного проектирования

Книга: Программирование FPGA 0:11:32

Книга: Программирование FPGA для начинающих

FPGA Twitch 03 1:18:47

FPGA Twitch 03 - Введение в высокоуровневый синтез - High Level Synthesis (часть 1 из 2)...

FPGA vs ASIC 0:31:10

FPGA vs ASIC сравнение маршрутов. Cоздание внутреннего курса FPGA to ASIC - Огурцов Александр...

Поднимаем I2C - 0:16:26

Поднимаем I2C - Уроки FPGA /#12

Minized: ZynqHW : 0:21:38

Minized: ZynqHW : 01 : Лекция 1

FPGA vs MCU: 0:36:45

FPGA vs MCU: Издевательски наглядное сравнение

Tcl в проектировании 2:37:06

Tcl в проектировании на FPGA :: часть 2 :: параметризация скрипта - процедуры и аргументы вызова...

Обзор отладок с 0:14:22

Обзор отладок с FPGA :: Аrty

Лекция №1 'Что 1:09:25

Лекция №1 'Что умеют FPGA и зачем они нужны?'

Комментарии
Автор

Отличная подача материала. Спасибо за Ваш титанический труд!

capsismephi
Автор

Огромное спасибо за проделанную работу! Очень классная подача материала

mironovtt
Автор

Спасибо за видео. Подскажите пожалуйста в чем может быть у меня ошибка. После добавления выбора на чем реализуется MUX в схематике получилось, что два MUX реализованы на LUT, а два на MUXF7. и получилось, что 16 пар мультиплексоров на LUT 16 на MUXF7.

alexbeykin
Автор

Hi Sir, when we implement the PUF we need to take care of biasing so to avoid biasing, we can create the hard macro of PUF architecture

kaverihatti
Автор

Спасибо огромное, очень круто! Зачем менять имя архитектуры на rtl или struct? Что это даёт?

nikolaykostishen
Автор

Sir, I liked your videos, and they are easy to understand, I request you to explain how to create the Hard Macros in vivado for PUF architecture.

kaverihatti
Автор

Здравствуйте, а может есть где-то разбор домашнего задания этого модуля?

volodymyrgorbachov
Автор

А что на счёт вопросов метастабильности? Разве подобное подключение мультиплексоров не будет вызывать проблем, связанных с нарушением времени установки и удержания для триггера?

Diyozen
Автор

1:57, сочетание клавиш не работает, не могу найти инфу про ctrl + U, не подскажите? Использую vivado 2017.4

errtime
Автор

Can u plz add english subtitle for this

vanishree
Автор

can you please make another video in English language ?

e-learningacademy
Автор

извините, глупый вопрос:
вот мы пишем dff_generic - это что ? и зачем (видимо можем написать там что угодно?)
generate
if (C_DFF_TYPE == "GENERIC") begin: dff_generic
always @(posedge iclk)

qrwstrq