filmov
tv
Л7. Цифровая схемотехника. Verilog
Показать описание
На лекции для направления "правовое обеспечение национальной безопасности" поговорили о основных конструкциях языка описания аппаратуры Verilog
Архитектуры процессорных систем
Рекомендации по теме
1:12:41
Л7. Цифровая схемотехника. Verilog
0:50:37
Verilog - Язык Проектирования Схем §9
0:54:52
ModelSim & Verilog - Язык Проектирования Схем §10
0:12:04
Создание схемы на Verilog в Quartus II
1:29:49
Занятие 11 (2022-23): Конвейерные процессоры
0:52:12
System Verilog event regions.Как разобраться? // Данил Бычков
0:33:00
Л16. Цифровая схемотехника. Микроконтроллеры
0:16:52
FPGA/ПЛИС - Сдвиговый регистр или то, о чем не расскажут в видео для начинающих :: атрибуты синтеза...
0:46:22
ЦифрСХТ ЛР №7 часть 1 ИССЛЕДОВАНИЕ СХЕМ ЦАП И АЦП
1:31:13
АПС Л7. Однотактный процессор RISC-V
0:58:23
Лекция 7. Триггерные микросхемы
1:33:29
АПС Л7. Программирование RISC-V
1:02:33
ЦифрСХТ ЛР №3 ИССЛЕДОВАНИЕ СХЕМ ТРИГГЕРОВ
1:39:41
АПС Л3. Цифровая арифметика. АЛУ
1:42:29
АПС Л7. Однотактный процессор RISC-V
0:49:21
FPGA (ПЛИС) - подключаем LCD-дисплей Часть 2/2
0:14:48
Урок 12 Ассемблер для начинающих с НУЛЯ ячейки памяти
1:39:30
АПС Л4. Последовательностная логика. Память
0:16:39
13.3(e) - Computer Implementation in VHDL - CPU Control Unit - STA_DIR Instruction
1:22:09
цуиплис п8 лр7
1:45:32
АПС Л5. Последовательностная логика. Память
1:42:00
АПС Л9. Многотактный процессор RISC-V
1:37:07
АПС Л8. Многотактный процессор RISC-V
0:44:38
Архитектура ЭВМ. Лекция 4: Однотактный процессор: тракт данных, ветвление...
1:12:41
0:50:37
0:54:52
0:12:04
1:29:49
0:52:12
0:33:00
0:16:52
0:46:22
1:31:13
0:58:23
1:33:29
1:02:33
1:39:41
1:42:29
0:49:21
0:14:48
1:39:30
0:16:39
1:22:09
1:45:32
1:42:00
1:37:07
0:44:38