Генерация HDL кода из моделей MATLAB/Simulink

Показать описание

В докладе показан процесс разработки программ для ПЛИС c помощью модельно ориентированного проектирования на примере разработки широкополосной системы связи. По опыту выполнения проектов в России и за рубежом, использование модельно ориентированного проектирования может в разы ускорить время разработки сложных технический систем, содержащих в качестве вычислителей ПЛИС и процессоры, за счет раннего нахождения ошибок проектирования, автоматической генерации кода и повторного использования наработок.
Сначала будет построена системная модель, на которой будет выполнена проверка выполнения требований технического задания. Получив на этом этапе эталон системы, будет выполнена разработка и детализация алгоритмов с помощью блоков Simulink и функций MATLAB. В процессе изменения и детализации алгоритмов будет выполняться непрерывная верификация относительно эталона. При модельно ориентированном проектировании отладка алгоритмов выполняется на моделях, которые с точностью до бита и такта соответствуют сгенерированному HDL коду, что позволяет сократить время верификации HDL кода и написания тестов.
В ходе доклада будут показаны техники перевода моделей в фиксированную точку, оптимизации кода и моделей и их конвейеризация для обеспечения требуемой скорости выполнения.
--
Доклад Дмитрия Шидловского на конференции FPGA разработчиков FPGA-Systems 2021.1
--
Презентация к докладу:
--
Посмотреть записи всех выступлений и скачать презентации докладчиков
--
--

--
Присоединяйтесь к комьюнити FPGA/ПЛИС разработчиков

--
Стримы проходят каждую субботу в 8 вечера по Мск
--
Прочее